欧美乱妇高清无乱码,免费无码高潮流白浆视频,欧美男男作爱videos可播放,啦啦啦在线视频免费观看高清,免费人成在线观看网站

嵌入式培訓

嵌入式Linux就業(yè)班馬上開課了 詳情點擊這兒

 
上海報名熱線:021-51875830
北京報名熱線:010-51292078
深圳報名熱線:4008699035
南京報名熱線:4008699035
武漢報名熱線:027-50767718
成都報名熱線:4008699035
廣州報名熱線:4008699035
西安報名熱線:4008699035
研發(fā)與生產(chǎn) 脫產(chǎn)就業(yè)培訓基地
3G通信 企業(yè)培訓 
  首 頁   手機閱讀   課程介紹   培訓報名  企業(yè)培訓   付款方式   講師介紹   學員評價   關于我們   聯(lián)系我們  承接項目 開發(fā)板  網(wǎng)校
長期班課程
下面的課程為短期培訓班
 
嵌入式協(xié)處理器--DSP
嵌入式協(xié)處理器--FPGA
FPGA項目實戰(zhàn)系列課程----
嵌入式OS--4G手機操作系統(tǒng)
手機/網(wǎng)絡/動漫游戲開發(fā)
嵌入式硬件設計
嵌入式OS--VxWorks
PowerPC嵌入式系統(tǒng)
PLC編程/變頻器/數(shù)控/人機界面 
單片機培訓
嵌入式OS-Linux
嵌入式CPU--ARM
科技英語口語、聽力強化
嵌入式OS--WinCE
開發(fā)語言、數(shù)據(jù)庫及其他培訓

  FPGA項目實戰(zhàn)系列課程--(系列六)FPGA數(shù)字信號處理設計

   課程目標
  針對Altera的數(shù)字信號處理解決方案進行培訓。了解基于FPGA的數(shù)字信號處理系統(tǒng)體系結(jié)構(gòu)及系統(tǒng)開發(fā)流程,掌握基于FPGA的數(shù)字信號處理算法設計及調(diào)試驗證技術(shù)
   班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812( 微信同號)
       堅持小班授課,為保證培訓效果,增加互動環(huán)節(jié),每期人數(shù)限3到5人。
   上課時間和上課地點
             上課地點:【上!浚和瑵髮W(滬西)/新城金郡商務樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院 【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領館區(qū)1號(中和大道) 【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈 【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
             近開課時間(周末班/連續(xù)班/晚班):FPGA數(shù)字開班時間:2025年7月14日..用心服務..........--即將開課--..............................(請抓緊報名)
   實驗設備和授課方式
     ◆課時:共5天,36個學時

        
        ☆注重質(zhì)量
        ☆邊講邊練

        ☆合格學員免費推薦工作

        

        專注高端培訓17年,曙海提供的課程得到本行業(yè)的廣泛認可,學員的能力
        得到大家的認同,受到用人單位的廣泛贊譽。

        ★實驗設備請點擊這兒查看★
   新優(yōu)惠
       ◆在讀學生憑學生證,可優(yōu)惠500元。
   質(zhì)量保障

        1、培訓過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓班中重聽;
        2、培訓結(jié)束后免費提供半年的技術(shù)支持,充分保證培訓后出效果;
        3、培訓合格學員可享受免費推薦就業(yè)機會。

   課程大綱
第一階段
    第一階段首先介紹數(shù)字信號處理的基本概念,其次對數(shù)字信號處理的兩種解決方案進行分析和對比,重點講述常用數(shù)字信號處理模塊的FPGA實現(xiàn),通過硬件描述語言對這些模塊的描述和驗證,幫助學員加深對算法硬件實現(xiàn)的認識。通過對Matlab和Simulink使用方法的簡要介紹,幫助學員掌握重要的數(shù)字信號處理工具的使用方法。后對[Altera]的數(shù)字運算IP核進行介紹及實踐。
1. 數(shù)字信號處理基本概念
   1.1 信號的表示與數(shù)字化
   1.2 數(shù)的表示
   1.3 采樣原理
   1.4 傅里葉變換
   1.5 濾波器
   【AD接口專題:AD與FPGA接口】
2. 數(shù)字信號處理解決方案及設計流程
   2.1 傳統(tǒng)的DSP處理器解決方案
   2.2 基于FPGA的解決方案
   2.3 基于FPGA+DSP解決方案
   【DSP接口專題:TI DSP與FPGA接口】
   【高速互聯(lián)專題:FPGA中的SERDES】

3. 常用數(shù)字信號處理模塊的FPGA實現(xiàn)
   3.1 加減乘除的FPGA實現(xiàn)
   3.2 DDS的FPGA實現(xiàn)
   3.3 FFT的FPGA實現(xiàn)
   3.4 Cordic的FPGA實現(xiàn)
   3.5 濾波器的FPGA實現(xiàn)
【實驗】
1. Matlab與Simulink工具箱使用實踐
   1.1 Matlab基礎
   1.2 M文件:腳本與函數(shù)
   1.3 Simulink基礎
   1.4 Simulink建模
2. [Altera]中典型數(shù)字信號處理IP使用實踐
   2.1 濾波器IP核:FIR
   2.2 變換IP核:FFT
   2.3 調(diào)制IP核:DDS
   2.4 編碼IP核:CORDIC,8b/10b
第二階段
    
在第二階段,重點介紹[Altera DSP Builder]的相關內(nèi)容,包括設計流程、常用IP模塊介紹及使用方法,在Simulink中搭建層次化的算法結(jié)構(gòu)。講解利用ModelSim進行協(xié)同仿真的方法,利用[SignalTap] 進行軟硬件協(xié)調(diào)測試手段。
1. [Altera]的DSP解決方案及設計流程
2. [Altera]FPGA的DSP資源
3. [DSP Builder]常用IP核
4. [DSP Builder]仿真
5. [DSP Builder]的軟硬件協(xié)調(diào)測試
   【通信中的數(shù)字信號處理專題】
   【多媒體信號處理專題】
【實驗】
1. [DSP Builder]工具箱使用方法
   1.1 構(gòu)建第一個[DSP Builder]系統(tǒng)
   1.2 層次化設計及系統(tǒng)構(gòu)建方法
   1.3 常用IP模塊及設計要點
2. 仿真及調(diào)試實踐
   2.1 DDS信號源設計與Modelsim仿真
   2.2 [SignalTap]調(diào)試實踐
   2.3 [DSP Builder 與Quartus II]的接口
   【DSP專題】開發(fā)流程、工具鏈、操作實踐
 
版 權(quán) 所 有:上海曙海信息網(wǎng)絡科技有限公司 copyright 2000--2012

雙休日、節(jié)假日及晚上可致電值班電話:021-51875830

值班手機:15921673576/13918613812


備案號:滬ICP備08026168號

.(2025年7月14日..用心服務..........--即將開課--..............................(請抓緊報名))....................................
在線客服